BBS首页 » Xilinx » Xilinx » 关于V5的DDR2核用户接口读数接口的问题

版主: 51FPGA

分享到：
共21条 3/3 « 1 2 3   

RE: 关于V5的DDR2核用户接口读数接口的问题

supperpippohrr
我是GG
高级会员

最后登陆时间：2010-12-29 11:07:09
21# 发表于 2010-11-24 21:46:57
spartan6的操作也是类似的吗

我就是菜鸟。
共21条 3/3 « 1 2 3   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]